Loading...
ترجمه مقاله تسریع کننده طبقه بندی درخت تصمیم کانالیزه شده در FPGA
ترجمه مقاله Pipelined Decision Tree Classification Accelerator Implemention in FPGA (DT-CAIF)
در این پست ترجمه مقاله تسریع کننده طبقه بندی درخت تصمیم کانالیزه شده در FPGA را برای شما دوستان آماده کردیم که علاوه بر چکیده و مقدمه می توانید خود مقاله اصلی را نیز به طور کاملا رایگان دانلود بفرمایید.
چکیده مقاله
درخت تصمیم روشی است که برای الگوریتم های داده کاوی، استفاده می شوند این الگوریتم بخاطر دقت بالا در پیش بینی، شناخته شده می باشد. از آنجاییکه که فناوری رشد کرده و حجم ذخیره سازی در کامپیوتر های پیشرفته بالا رفته مقدار داده برای پردازش، به طور چشمگیری افزایش یافته، در نتیجه زمان تقسیم بندی بسیار کندتر شده است. انبوه زیادی از پیاده سازی های موازی الگوریتم های دسته بندی درخت تصمیم، در حال حاضر مربوط به مسائل قابلیت اطمینان و دقت در پروسه های استنتاج می باشد. در مرحله های تقسیم بندی، مقدار بزرگتری از داده، به نسبت نیاز به زمان اجرای بیشتری دارد در نتیجه یک مشکل برای کارکرد سیستم های قدیمی می باشد. ما یک مورد معماری کانالیزه برای اجرای دسته بندی درخت تصمیم با محور دو به دو موازی طرح کردیم که به طور قابل توجهی زمان اجرای الگوریتم را کمتر می کند درحالی که مصرف منابع برحسب مساحت به حداقل می رسد. مقیاس پذیری زمانی انجام می گیرد که یک واحد ارتباطات با سرعت خیلی بالا وصل شود و قادر به انجام منتقل سازی داده در مقداری نزدیک به موتور دسته بندی درخت تصمیم باشد. ما یک سخت افزار تسریع دهنده، سازمان یافته از گره های پردازش موازی پیشنهاد می دهیم که قادر به انجام پردازش داده به صورت مستقل از یک منبع جریان باشد. هر موتور، برای پردازش داده آن را در یک مد پایپ لاین انجام می دهد تا منابع به طور مفیدتر مورد استفاده قرار گرفته و توان قابل اجرا، افزایش یابد. نتایج شبیه سازی نشان دهنده آن است که این سیستم ۳٫۵ برابر پرسرعت تر از اجرای سخت افزار موجود دسته بندی می باشد.
مقدمه
پروسه های تبدیل داده های تعریف نشده یا پردازش نشده به اطلاعات مفید که برای کاربر مهم و با ارزش است به عنوان داده کاوی شناخته می شود پیشرفت های اخیر در فناوری و حتی افزایش تقاضا برای تحلیل مجموعه داده های بزرگتر، فرصت های فراوانی برای توسعه و نو آوری معماری و الگوریتم، ایجاد کرده است. از این رو الگوریتم های داده کاوی به طور فزاینده مهم و پیچیده هستند. از سوی دیگر تقاضای زیادی برای اجرای سریعتر این الگوریتم ها وجود دارد که منجر به تلاش هایی برای بهبود زمان اجرا و بهره برداری از منابع شده است.
چکیده انگلیسی
Decision tree classification (DTC) is a widely used technique in data mining algorithms known for its high accuracy in forecasting. As technology has progressed and available storage capacity in modern computers increased, the amount of data available to be processed has also increased substantially, resulting in much slower induction and classification times. Many parallel implementations of DTC algorithms have already addressed the issues of reliability and accuracy in the induction process. In the classification process, larger amounts of data require proportionately more execution time, thus hindering the performance of legacy systems. We have devised a pipelined architecture for the implementation of axis parallel binary DTC that dramatically improves the execution time of the algorithm while consuming minimal resources in terms of area. Scalability is achieved when connected to a high-speed communication unit capable of performing data transfers at a rate similar to that of the DTC engine. We propose a hardware accelerated solution composed of parallel processing nodes capable of independently processing data from a streaming source. Each engine processes the data in a pipelined fashion to use resources more efficiently and increase the achievable throughput. The results show that this system is 3.5 times faster than the existing hardware implementation of classification.
منبع : ieeexplore.ieee.org
شبیه سازی شبکه های کامپیوتری و مخابراتی
مشاهده ویدئو در این باره