طراحی کامپیوتر پایه با پروتئوس به همراه گزارش کار کامل

پروژه شبیه سازی کامپیوتر پایه با نرم افزار Proteus 

پروژه طراحی کامپیوتر پایه با نرم افزار Proteus را به همراه گزارش کار در این پست آماده کردیم که یک پروژه مناسب و کامل برای درس معماری کامپیوتر و آزمایشگاه معماری کامپیوتر است. در پروژه حاضر، کامپیوتر پایه معرفی شده در کتاب معماری کامپیوتر موریس مانو در چهار بلوک مجزا که با هم مرتبط هستند طراحی شده است:

بلوک های طراحی شده در پروژه طراحی کامپیوتر پایه:

• BUS مشترک داده و آدرس
• واحد حافظه
• واحد اکومولیتور (جمع، منطق و شیفت)
• واحد کنترل

BUS اصلی سیستم به تمامی رجیسترها متصل بوده و فرامین و داده لازم برای عملکرد را در اختیار آن ها قرار می دهد. رجیسترها نیز فرامین کنترلی را از بخش کنترل گرفته و با مدارات جمع، منطق و شیفت در تبادل داده هستند. با اضافه کردن تعدادی LED به طرح اصلی مدار، وضعیت تمامی رجیسترها شامل SC , INPR , OUTR , AC , PC , IR , DR , AR قابل مشاهده است.

توضیحلت بیشتر، شماتیک کلی مدار و بررسی هر یک از واحد های مجزای پردازنده و نحوه ارتباط دهی آن ها در پروژه طراحی کامپیوتر پایه در ادامه مطلب.

تصویری از شماتیک کلی مدار:

واحد حافظه در پروژه طراحی کامپیوتر پایه:

در پروژه حاضر از دو حافظه ۸ بیتی با حجم ۲Kbit به صورت موازی استفاده شده است که در مجموع فضای حافظه ای برابر با ۴Kbit با ۱۶ بیت داده فراهم می کند. ۸ بیت پر ارزش دیتا با حافظه پایینی و ۸ بیت کم ارزش آن با حافظه بالایی قابل دسترسی اند. ۴Kbit حافظه نیاز به ۱۲ خط برای آدرس دهی داردو با توجه به مشترک بودن BUS داده و آدرس به یک مدار منطقی برای انتخاب یکی از دو حالت Read/Write نیاز است.

بدین ترتیب در هر لحظه یکی از دو سیگنال RD یا WR فعال خواهد بود. در طراحی مدار از واحد های حافظه موجود در کتابخانه نرم افزار (و نه IC های حافظه) استفاده شده است. هر حافظه دارای ۱۲ خط آدرس از رجیستر آدرس (AR(0) – AR(11)) ، ۸ خط خروجی دیتا (D0 – D7) ، یک سیگنال انتخاب حافظه (CS) و دو سیگنال خواندن و نوشتن می باشد.

با توجه به آن که دو حافظه در مجموع یک دیتای ۱۶ بیتی را به صورت همزمان با باس سیستم تبادل می کنند، سیگنال های CS , RD , WR آن ها یکی هستند. همچنین واحد کنترل به گونه ای عمل می کند که دو سیگنال RD  و WR به صورت همزمان فعال نشوند. شماتیک مربوط به بخش حافظه و ارتباط آن با باس اصلی در شکل زیر آمده است:

رجیسترها در پروژه طراحی کامپیوتر پایه:

با توجه به عدم وجود رجیسترهای ۸ و ۱۶ بیتی در کتابخانه نرم افزار Proteus ناچار به استفاده از یک کانتر ۴ بیتی به جای ۴ فیلیپ فلاپ هستیم. در نتیجه هر رجیستر ۸ و ۱۶ بیت به ترتیب با ۲ و ۴ شمارنده ۴ بیت جایگزین شده است. خطوط کنترلی مورد استفاده برای این کانترها عبارتند از:

PL: سیگنال Load

MR: سیگنال Reset

UP: سیگنال فعال کننده بالا شمار

DOWN: سیگنال فعال کننده پایین شمار

وضعیت تمامی رجیستر های مورد استفاده شامل SC , INPR , OUTR , AC , PC , IR , DR , AR با LED های اضافه شده به طراحی اصلی قابل مشاهده می باشند.

شماتیک مربوط به نحوه عملکرد تعدادی از رجیسترها در شکل زیر نمایش داده شده است:

واحد کنترل در پروژه طراحی کامپیوتر پایه:

با توجه به لزوم عدم استفاده از نرم افزار در طراحی کامپیوتر پایه مورد نظر، واحد کنترل به صورت تمام سخت افزاری طراحی شده است. این مدار پتلس های زمان بندی شده لازم برای عملیات های مختلف اکومولیتور و تبادل داده و رجیسترها را تولید می کند. تایمینگ عملکرد تمامی رجیستر های CPU به وسیله خروجی های واحد کنترل تنظیم می شوند.

واحد کنترل پالس Clock اصلی را از طریق BUS دریافت نموده و با استفاده از سخت افزار خود سیگنال های زمانی لازم برای انجام اعمال ریاضی و منطقی و همچنین خواندن، نوشتن و شیفت داده را می سازد. با توجه به تمام سخت افزاری بودن این واحد، باید دستورات لیست شده در جدول زیر به صورت سخت افزاری پیاده گردند:

توابع کنترلی موجود در برنامه اسمبلی بالا شامل دستورات کنترلی جدول زیر هستند. با تفکیک این دستورات به شکل جدول زیر امکان پیاده سازی سخت افزاری آن ها فراهم می شود:

برای پیاده سازی از واحد های تمام جمع کننده موجود در کتابخانه نرم افزار سود برده شده و بقیه بخش ها به کمک گیت های منطقی طراحی گردیده اند. در ادامه برخی بخش های واحد کنترل به اختصار مورد بررسی قرار گرفته اند:

مدار انتخاب حالت در پروژه طراحی کامپیوتر پایه:

سیگنال های فعال ساز رجیسترها و حافظه با استفاده از یک انکدر ۸ – ۳ ساخته می شوند. ورودی های مدار انخاب حالت سیگنال CS و فعال ساز رجیستر های آدرس، شمارنده برنامه، دیتا، واحد منطق و محاسبه، IR و TR هستند و خروجی ها با اتصال به گذرگاه اصلی برای انتخاب عملیات مربوط در زمان مناسب به کار می روند.

کدگشای دستور در پروژه طراحی کامپیوتر پایه:

در کامپیوتر پایه مورد نظر دستورات فرمت ۳ بیتی دارند (حداکثر ۸ دستورالعمل شامل OR , AND , ADD , SHR , SHL , COM , LOAD DR , LOAD INPR). بیت های ۱۲ و ۱۳ و ۱۴ رجیستر IR مشخص کننده دستور مورد نظر از بین این ۸ دستورند که با اتصال به دیکدر نشان داده شده در شکل زیر موجب واکشی دستور موجود در IR شده و خروجی آن ها به باس متصل است. بیت آخر IR مربوط به فعال ساز عمومی دستور است و با اتصال به یک DFF دستور واکشی شده را فعال یا غیر فعال می کند.

مولد پالس ساعت در پروژه طراحی کامپیوتر پایه:

برای تولید سیگنال Clock پردازنده مطلوب از نوسان ساز ۵۵۵ در آرایش مونو استابل استفاده شده است. مقادیر به شرح زیر برای فرکانس کلاک ۱۰KHz انتخاب شده اند:

f(clk) = 1.44 / (RA + 2RB) * C

RA = 1K , RB = 68K , C = 1nF → f = 10KHz

کلاک اصلی تولید شده به باس سیستم متصل شده و به تمامی رجیسترهای مدار متصل می گردد. اما تا زمان عدم فعال شدن سیگنال کنترلی مربوطه رجیستر با وجود اعمال کلاک عملی انجام نمی دهد.

واحد اکومولیتور در پروژه طراحی کامپیوتر پایه:

عناصر به کار رفته در واحد منطق و محاسبات عبارتند از: Full Adder و گیت های AND , OR , NOT که هر یک از دستورالعمل ها به صورت طبقات جداگانه طراحی شده و سپس تمامی آن ها با هم OR منطقی می شوند. ترتیب دستورالعمل ها عبارت است از:

از چپ به راست ردیف بالا: AND – ADD – LOAD INPR to AC – SHR

از راست به چپ ردیف پایین: LOAD DR to AC – COM – SHL

گذرگاه داده و آدرس در پروژه طراحی کامپیوتر پایه:

باس مورد استفاده در کامپیوتر پایه طراحی شده ۱۶ بیتی بوده و با توجه به اتصال آن به ۷ واحد مجزا، لذا دارای مالتی پلکسرهایی برای انتخاب هر یک از این واحدها می باشد. ترتیب انتخاب واحدها بر طبق اولویت انتخاب مالتی پلکسرها عبارتند از:

۱٫AR     ۲٫PC      ۳٫DR     ۴٫AC     ۵٫IR      ۶٫TR     ۷٫MEMORY

---

پروژه های آماده برق قدرت با متلب

مشاهده پروژه های برق قدرت با متلب

پروژه ها و آموزش های برنامه نویسی

آموزش برنامه نویسی

مشاهده ویدئو در این باره

جزئیات محصول

قیمت :	۳۹,۰۰۰ تـــــومان
کد محصول :	18556
توضیحات :	گزارش کار کامل در فایل ورد دارد (در حد همین محتوای درج شده در سایت) - برای اجرای صحیح از پروتئوس نسخه 8.1 استفاده کنید
لینک ها :
	پرداخت و دانلود